Skip to main content

Oracle-Software läuft schneller mit neuem SPARC M6-Chip

Oracles Datenbank und Hochleistungs-Workloads laufen schneller mit dem neuesten SPARC M6-Chip des Unternehmens, der speziell auf die Anwendungen des Unternehmens abgestimmt wurde.

Der neueste SPARC-Prozessor hat 12 Prozessorkerne, effektiv verdoppelt die Anzahl der Kerne als sein Vorgänger, M5, der Anfang des Jahres ausgeliefert wurde. Jeder M6-Kern kann 8 Threads gleichzeitig laufen lassen, wodurch der Chip 96 Threads gleichzeitig ausführen kann, sagte Ali Vahidsafa, leitender Hardware-Ingenieur bei Oracle, während einer Präsentation über M6 auf der Hot Chips Konferenz in Stanford, Kalifornien.

Oracle

SPARC gibt es seit mehr als zwei Jahrzehnten, und das Ziel von M6 ist es, den Prozessor in hochperformante und hochparallele Systeme einzubinden, sagte Vahidsafa und fügte hinzu, dass der neue Chip dazu beitragen wird, das Portfolio von Oracle zu erweitern -End-Server.

"Auf diesen Servern läuft die Konsolidierung virtueller Workloads und Single-Image-Datenbanken, insbesondere speicherinterner Datenbanken und Anwendungen. Beide können von höherer Thread-Anzahl und höherem Speicherbedarf profitieren", erklärt Vahidsafa sagte.

Es ist auch wichtig, dass die Vorteile des neuen Chips für aktuelle Arbeitslasten und Software zugänglich sind, sagte Vahidsafa.

Multithread-Anwendungen werden am meisten von dem neuen Chip profitieren, aber Single-Thread-Anwendungen wird dank einer Funktion in der OS-Planung Zugriff auf die spezifische "Critical Thread" -Warteschlange haben, was Arbeitsbelastungen beschleunigen könnte.

Einige andere Chip-Merkmale haben sich gegenüber der M5, der ersten SPARC-Chip-Variante des High-End-Unternehmens, nicht geändert mit einem höheren Cache-zu-Kern-Verhältnis. Der M6-Chip wird 48 MB L3-Cache haben und 1 TB Speicher pro Socket unterstützen. Oracle hat die Taktrate des Chips nicht bekannt gegeben.

Der Chip wurde auf In-Memory-Datenbanken und Anwendungen mit vier DDR3-Schedulern abgestimmt, um den Verkehr und die Sichtbarkeit von Aufgaben besser zu organisieren, sagte Vahidsafa. Das Speichersubsystem wurde für Systementwickler organisiert, um Leistung, Leistung und Wartungsfreundlichkeit auszugleichen.

Die Prozessoren können auch verbunden werden, um Zweiwege-, Vierwege- oder Achtwege-Server zu erstellen. Mit speziellen Boxen namens Bixby ermöglicht der Chip auch die Erstellung von 32-Wege-, 48-Wege- oder sogar 96-Wege-Servern mit Speicher- und anderen Ressourcen. Der M6 verfügt über Funktionen zum Ausgleich der Serverleistung, um die Latenz zu reduzieren und um sicherzustellen, dass Transaktionen schnell verarbeitet werden. Die Kohärenz-Funktionen wurden von Grund auf für größere Systeme entwickelt und können auf kleinere Server-Pools angewendet werden, sagte Vahidsafa.

Der Chip hat auch neue RAS (Zuverlässigkeit, Verfügbarkeit und Wartungsfreundlichkeit), um Fehler im System aufzuspüren, Das sorgt für eine hohe Verfügbarkeit des Servers. In Verbindung mit dem Solaris-Betriebssystem identifiziert ein dreistufiger Prozess fehlerhafte Threads, Cores oder Caches, die isoliert, gemeldet und dann bereinigt werden. Es hat auch ECC-Speicher.

Vahidsafa wollte nicht kommentieren, wann der Chip in Servern verfügbar sein würde.

Ein weiterer SPARC-Chip wurde bei Hot Chips beachtet, wobei Fujitsu Details über seinen neuesten Mainframe-Chip namens SPARC X + mitteilte. Der 16-Core-Chip arbeitet mit 3,5 GHz und höher und kann in Mainframes mit bis zu 64 Sockeln verwendet werden. Jeder Kern unterstützt zwei simultane Threads mit der Möglichkeit für einen Mainframe, 2.048 Threads gleichzeitig auszuführen. On-Chip-Software beschleunigt Datenbankanwendungen, sagte Toshio Yoshida, Leiter der Prozessorentwicklung bei Fujitsu.

Fujitsu und Oracle arbeiten gemeinsam an der Chip-Entwicklung. Oracle verkauft auch Fujitsu-Server.