Skip to main content

Intel: 1.000-Kern-Prozessor Möglich

Die Architektur für den Intel 48-Core-Single-Chip-Cloud-Computer (SCC) -Prozessor ist "beliebig skalierbar", sagte Intel-Forscher Timothy Mattson. während eines Vortrags auf der Supercomputer 2010 Konferenz, die diese Woche in New Orleans stattfindet.

"Das ist eine Architektur, die im Prinzip auf 1000 Kerne skalieren könnte", sagte er. "Ich kann einfach weiter hinzufügen, hinzufügen, Kerne hinzufügen."

[Lesen Sie weiter: Die besten TV-Streaming-Dienste]

Nur nach 1.000 Kernen oder so, der Durchmesser des Netzes oder der On-Chip-Netzwerk verbindet die Viele Kerne werden so stark anwachsen, dass sich die Leistung negativ auswirkt, so Mattson.

Intel ist weiterhin davon überzeugt, dass der zukünftige Fortschritt von Mikroprozessoren davon abhängen wird, dass immer mehr Kerne auf einen Chip gepackt werden. Wenn mehr Kerne hinzugefügt werden, müssen sich Intel-Entwickler jedoch mit dem Problem der Skalierbarkeit auseinandersetzen.

Anfängliche Multicore-Chiparchitekturen hängen von einer Reihe von Protokollen ab, die sicherstellen, dass jeder Kern die gleiche Sicht auf den Systemspeicher hat, eine Technik, die Cache-Kohärenz genannt wird.

Je mehr Kerne zu den Chips hinzugefügt werden, desto problematischer wird dieser Ansatz, da "der Protokoll-Overhead pro Kern mit der Anzahl der Kerne wächst und zu einer" Kohärenzwand "führt, jenseits derer der Aufwand den Wert des Hinzufügens von Kernen übersteigt Mattsons Vortrag wurde notiert.

Mattson hat argumentiert, dass ein besserer Ansatz darin bestünde, die Cache-Kohärenz zu eliminieren und es stattdessen Kernen zu ermöglichen, Nachrichten untereinander auszutauschen.

Die jüngste Arbeit des Designteams konzentrierte sich auf die Entwicklung von Message-Passing Techniken für den Chip, die skaliert würden, wenn mehr Kerne hinzugefügt würden.

Der Chip wurde in den letzten Jahren von Intels TeraScale-Forschungsprogramm entwickelt und ist ein experimenteller und nicht auf dem Intel-Produkt Oad Karte, sagte Mattson. Eine begrenzte Anzahl von Kopien wurde an Forscher und Entwickler verteilt, damit sie Entwicklungswerkzeuge für das Design entwickeln können.

Der Chip, der vor einem Jahr in einem Intel-Werk mit einem 45-Nanometer-Prozess hergestellt wurde, ist tatsächlich ein Sechs-Minuten-Chip - Vier Felder mit jeweils zwei Kernen. Es verfügt über mehr als 1,3 Milliarden Transistoren und verbraucht zwischen 25 und 125 Watt.

Der Einfachheit halber verwendete das Team für die Kerne selbst ein Standard-Pentium-Prozessor-Design aus dem Jahr 1994. "Leistung auf diesem Chip ist nicht interessant", sagte Mattson. Es verwendet einen standardmäßigen x86-Befehlssatz.

Die Neuheit dieses Prozessors liegt in seiner gekachelten Architektur und der Netzwerk- und Adressinfrastruktur. Jeder Kern hat eine "Mesh-Interface-Komponente", die Daten in Pakete verpackt und mit einem On-Board-Router verbindet. Jede Kachel hat auch einen "message-passing buffer" mit 16 Kilobyte Arbeitsspeicher.

Das Team hat verschiedene Ansätze ausprobiert, um die Fähigkeit des Prozessors zu verbessern, Nachrichten zwischen den vielen Kernen weiterzuleiten.

Durch die Installation der TCP / IP-Protokoll auf der Datensicherungsschicht, konnte das Team ein separates Linux-basiertes Betriebssystem auf jedem Kern ausführen. Mattson merkte an, dass es zwar möglich wäre, einen 48-Knoten-Linux-Cluster auf dem Chip zu betreiben, es "wäre aber langweilig."

"Um das interessant zu machen, müsste ich fragen, wie die Programmiermodelle auf die Karte abbilden würden einzigartige Merkmale dieses Chips ", sagte er.

Das Team entwickelte auch eine kleine API (Application Programming Interface) -Bibliothek für die Nachrichtenübergabe zwischen den Kernen, genannt RCCE, und die Mattson als" Rocky "ausgesprochen.

In Tests zeigte das Team, dass die Nachrichtenübermittlung zwischen den Kernen genauso schnell erfolgen kann wie bei Verwendung von RCCE wie bei TCP / IP-basierten Linux-Clustern. Beide Ansätze sind gut für den Message-Passing-Ansatz für die Inter-Core-Kommunikation.

"Unsere Vorarbeiten haben gezeigt, dass der SCC-Prozessor und seine native Message-Passing-API eine effektive Software-Entwicklungsplattform bieten", heißt es in der Studie. "Die zu erwartenden Schwierigkeiten aufgrund der fehlenden asynchronen Nachrichtenübergabe sind bisher nicht eingetreten."

Zusätzlich zu den Message-Passing-Funktionen des Chips hat Mattson auch die Stromsparfunktionen von SCC erläutert. Die Häufigkeit jeder Kachel kann variiert werden. Hooks sind für Programmierer vorgesehen, die es ihren Programmen erlauben, die Frequenzgeschwindigkeit und sogar die Spannung der Kerne einzustellen, auf denen sie laufen. Diese Funktion wird jedoch eine neue Herausforderung für Programmierer schaffen, warnte er.

"Es ist viel schwieriger als Sie denken, Ihr Programm anzuschauen und zu überlegen, wie viele Volt ich wirklich brauche?", Sagte er.

Joab Jackson berichtet über Unternehmenssoftware und allgemeine Technologie-Neuigkeiten für den IDG News Service. Folge Joab auf Twitter unter @Joab_Jackson. Joabs E-Mail-Adresse ist [email protected]